A.對電壓信號有極好的放大作用
B.對電流信號有極好的放大作用
C.有較高的輸入輸出電阻
D.可用作電流跟隨器
您可能感興趣的試卷
你可能感興趣的試題
A.CS組態(tài)
B.源極帶電阻的CS組態(tài)
C.CG組態(tài)
D.CD組態(tài)
A.不太高的電壓增益
B.較高的輸入電阻
C.較高的輸出電阻
D.較高的帶寬
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。
?
A.10
B.15
C.12.5
D.8
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
A.不變，增大，增大
B.不變，減小，減小
C.增大，減小，不變
D.增大，不變，減小
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。
A.增大，不變，減小
B.不變，增大，不變
C.不變，不變，減小
D.增大，不變，增大
最新試題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
?10進制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個插孔在內(nèi)部是連通在一起的。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
?verilog語法中，間隔符號主要包括（）。
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級？?（）
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。