問答題
電路如圖所示,求輸出電壓uo與輸入電壓ui1、ui2的關(guān)系式。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。
題型:單項選擇題
?數(shù)字頻率計設(shè)計中的測頻計數(shù)模塊共有多少個狀態(tài)?()
題型:單項選擇題
在對數(shù)字鐘計時、校時模塊進(jìn)行仿真時,設(shè)秒信號的周期為10ns,若要觀察24時制計數(shù)是否正確,那么在復(fù)位信號無效,計時使能信號有效的情況下,仿真需運行多長時間?()
題型:單項選擇題
?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器,若采樣時間0.01s,那么它能夠測量的最大頻率是多少?()
題型:單項選擇題
已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
題型:多項選擇題
當(dāng)VGS=0時,能夠?qū)ǖ腗OS管為()
題型:多項選擇題
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計數(shù)器至少需要多少位?()
題型:單項選擇題
?10進(jìn)制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊?()
題型:多項選擇題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
題型:單項選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:單項選擇題