A.外設(shè)具有申請(qǐng)服務(wù)的主動(dòng)權(quán)
B.CPU可以和外設(shè)并行工作
C.數(shù)據(jù)要經(jīng)過CPU中的通用寄存器中轉(zhuǎn)
D.外設(shè)與存儲(chǔ)器間直接進(jìn)行數(shù)據(jù)傳送
您可能感興趣的試卷
你可能感興趣的試題
A.外設(shè)和存儲(chǔ)器之間的數(shù)據(jù)交換由CPU承擔(dān)
B.需要CPU反復(fù)查詢外設(shè)的狀態(tài)
C.數(shù)據(jù)要經(jīng)過CPU中的通用寄存器中轉(zhuǎn)
D.控制程序的編寫最為簡(jiǎn)單
A.集成度
B.功耗
C.成本
D.重量
若向一個(gè)SRAM單元寫入1,則需置BL=1,~BL=0,WL=1。請(qǐng)問,此時(shí)SRAM結(jié)構(gòu)圖中的晶體管M1~M6哪些處于連通狀態(tài)?()
A.M6
B.M4
C.M1
D.M5
A.不斷加深流水線級(jí)數(shù),總能獲得性能上的提升
B.指令間的數(shù)據(jù)相關(guān)可能會(huì)引發(fā)數(shù)據(jù)冒險(xiǎn),可以通過數(shù)據(jù)轉(zhuǎn)發(fā)或暫停流水線來解決
C.流水線技術(shù)不僅能夠提高執(zhí)行指令的吞吐率,還能減少單條指令的執(zhí)行時(shí)間
D.流水級(jí)劃分應(yīng)盡量均衡,吞吐率會(huì)受到最慢的流水級(jí)影響
A.beq rs,rt,imm16
B.lw rt,imm16(rs)
C.sw rt,imm16(rs)
D.addu rd,rs,rt
最新試題
從6管的SRAM記憶單元到單管的DRAM記憶單元,有利于提高()。
在現(xiàn)代計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)中,用機(jī)器指令編寫的程序可以由()進(jìn)行解釋。
柵極電平只能維持一段時(shí)間,若要維持所保存的信息,需要對(duì)C1、C2電容充電,此過程被稱為“刷新(refresh)”。刷新過程也就是讀出過程,但只為完成充電而并不需要讀出信息,定期執(zhí)行一次()。
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的()組成的。
計(jì)算機(jī)中機(jī)器訪問的最小單位被稱為()。
寫出X=10111101的補(bǔ)碼表示,正確結(jié)果為()。
主存儲(chǔ)器通常由以下哪些部分組成?()
已知定點(diǎn)小數(shù)的真值X=-0.1001,Y=0.1101,求[X -Y]補(bǔ),正確結(jié)果為()。
軟件堆棧在工作中()移動(dòng)。
將十六進(jìn)制數(shù)(2BA)16化成十進(jìn)制數(shù),正確結(jié)果為()。