如圖所示的三態(tài)輸出電路，當(dāng)（）時，VB≈VDD。
A.E（ENABLE）=1，A=1
B.E（ENABLE）=1，A=0
C.E（ENABLE）=0，A=1
D.E（ENABLE）=0，A=0
您可能感興趣的試卷
你可能感興趣的試題
A.4LOOP
B.DELAYIS
C.MAINA/B
D.GAMA$1
A.CLK
B.INTR
C.NMI
D.ALE
A.23級
B.24級
C.22級
D.21級
A.兩者統(tǒng)一編址，通過相同的指令訪問兩個空間
B.兩者獨立編址，通過不同的指令訪問兩個空間
C.采用混合編址，即獨立編址和統(tǒng)一編址均采用
D.軟件編址
已知以下數(shù)據(jù)段：
DATA SEGMENT
VAR1 DB 8 dup (2, 3 dup(?))
VAR2 DW VAR3, VAR1, 10h
VAR3 DW 10, ?, 8 dup(?)
DATA ENDS
數(shù)據(jù)段DATA中定義的三個變量共占用（）字節(jié)空間。
A.78
B.68
C.58
D.47
最新試題
STM32的SPI接口最多有（）個，數(shù)據(jù)幀最多可以有（）位。
SPI總線的4個信號是（）、（）、（）和/CS或/SS。
STM32的I2C總線開啟一次后可以連續(xù)傳輸任意字節(jié)的數(shù)據(jù)，而無需發(fā)送設(shè)備的地址號。
STM32的I2C接口最多有（）個，在快速模式下，最高通訊速度可達(dá)（）。
8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進(jìn)制數(shù)。（）
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個。
容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
I2C總線的兩條信號線的名稱是（）和（）。
I2C總線的通信速率僅由主機(jī)確定。