執(zhí)行下列程序段:
MOV AX,0
MOV BX,1
MOV CX,100
AA:ADD AX,BX
INC BX
LOOP AA
HLT
執(zhí)行后的結(jié)果:(AX)=(),(BX)=()。
A.5050,99
B.2500,100
C.5050,101
D.2550,102
您可能感興趣的試卷
你可能感興趣的試題
A.CX
B.BX
C.BP
D.DI
A.符號(hào)地址
B.物理地址
C.偏移地址
D.邏輯地址
A.20102H
B.20101H
C.200FEH
D.200FFH
如圖所示的三態(tài)輸出電路,當(dāng)()時(shí),VB≈VDD。
A.E(ENABLE)=1,A=1
B.E(ENABLE)=1,A=0
C.E(ENABLE)=0,A=1
D.E(ENABLE)=0,A=0
A.4LOOP
B.DELAYIS
C.MAINA/B
D.GAMA$1
最新試題
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個(gè)。
SPI總線有四工作模式,取決于()和()這兩位的組合。
通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。()
10號(hào)DOS系統(tǒng)功能調(diào)用可以用于將多個(gè)字符輸入到指定緩沖區(qū)之中。()
STM32的SPI接口最多有()個(gè),數(shù)據(jù)幀最多可以有()位。
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開漏輸出與上位電阻形成的()實(shí)現(xiàn)的。
SPI總線的4個(gè)信號(hào)是()、()、()和/CS或/SS。
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲(chǔ)器時(shí),無論是存取指令還是存取數(shù)據(jù),所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
要組成32M×8bit的存儲(chǔ)器,需要1M×4bit的存儲(chǔ)芯片共()片。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz,定時(shí)1s如何實(shí)現(xiàn)()。