您可能感興趣的試卷
你可能感興趣的試題
A.當(dāng)CPU在執(zhí)行指令時(shí)，CPU與DMA控制器同時(shí)提出了對(duì)主存訪問的要求，這是應(yīng)首先滿足CPU的要求，以免指令執(zhí)行發(fā)生錯(cuò)誤，而DMA傳送數(shù)據(jù)是可等待的
B.DMA周期挪用方式是在CPU訪問存儲(chǔ)器總線周期結(jié)束時(shí)，插入一個(gè)DMA訪問周期。在此期間，CPU等待或執(zhí)行不需要訪問內(nèi)存的操作
C.因?yàn)镈MA傳送是在DMA控制器控制下內(nèi)存與外設(shè)直接數(shù)據(jù)傳送，因此在這種方式中，始終不需要CPU干預(yù)
D.CPU在接到DMA請(qǐng)求后，必須盡快地在一條指令執(zhí)行后予以響應(yīng)
A.非向量中斷是單一中斷源的中斷，而向量中斷是多中斷源的中斷
B.非向量中斷只有單一中斷處理程序入口，而向量中斷有多個(gè)中斷處理程序入口
C.非向量中斷是單級(jí)中斷，而向量中斷可以實(shí)現(xiàn)多級(jí)中斷
D.非向量不能作為中斷隱指令，而向量可以形成隱指令
A.使CPU能找到中斷處理程序的入口地址
B.使中斷返回后，能回到斷點(diǎn)處繼續(xù)原程序的執(zhí)行
C.使CPU和外圍設(shè)備能并行工作
D.為了實(shí)現(xiàn)中斷嵌套
最新試題
在現(xiàn)代計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)中，用機(jī)器指令編寫的程序可以由（）進(jìn)行解釋。
柵極電平只能維持一段時(shí)間，若要維持所保存的信息，需要對(duì)C1、C2電容充電，此過程被稱為“刷新（refresh）”。刷新過程也就是讀出過程，但只為完成充電而并不需要讀出信息，定期執(zhí)行一次（）。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.并行B.串行C.端口D.接口E.輸出指令F.輸入指令（1）近距離設(shè)備與主機(jī)間傳輸數(shù)據(jù)，適合選用（）接口。（2）遠(yuǎn)程終端及計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備等遠(yuǎn)離主機(jī)的設(shè)備傳輸信息，更適合選用（）接口。（3）接口與端口是兩個(gè)不同的概念，（）是指接口電路中可以被CPU直接訪問的寄存器。（4）CPU通過（）可以從有關(guān)端口讀取信息。（5）CPU也可以通過（）把信息寫入有關(guān)端口。
已知定點(diǎn)小數(shù)的真值X=-0.1001，Y=0.1101，求[X -Y]補(bǔ)，正確結(jié)果為（）。
存儲(chǔ)器堆棧需要設(shè)置一個(gè)專門的硬件寄存器，稱為（），而寄存器堆棧則沒有。
從6管的SRAM記憶單元到單管的DRAM記憶單元，有利于提高（）。
刷新控制電路的主要任務(wù)是解決刷新和（）之間的矛盾。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.半加器B.全加器C.原碼D.補(bǔ)碼E.數(shù)據(jù)校驗(yàn)F.檢查溢出G.正確H.錯(cuò)誤I.異或J.與或（1）加法器是由（）和相應(yīng)的邏輯電路組成的。（2）定點(diǎn)數(shù)的加減法可以由帶符號(hào)位的原碼、反碼和補(bǔ)碼直接參與運(yùn)算，其中（）加減法運(yùn)算的實(shí)現(xiàn)規(guī)則最簡(jiǎn)單，電路實(shí)現(xiàn)也最方便。（3）執(zhí)行補(bǔ)碼加減法運(yùn)算一定要（），否則無法確定是否正確。（4）使用雙符號(hào)位執(zhí)行加減法運(yùn)算后，若兩個(gè)符號(hào)位不同，即出現(xiàn)01和10，表示運(yùn)算結(jié)果（）。（5）在數(shù)值運(yùn)算中數(shù)值位向符號(hào)位進(jìn)位，或符號(hào)位向更高位進(jìn)位產(chǎn)生的溢出，可以用這兩個(gè)進(jìn)位輸出的（）操作來判斷。
將十進(jìn)制數(shù)（-0.288）10轉(zhuǎn)化成二進(jìn)制數(shù)，要求小數(shù)點(diǎn)后保留7位數(shù)值位，正確結(jié)果為（）。
若I/O類指令采用獨(dú)立編址，對(duì)系統(tǒng)帶來的影響主要是（）。