CPU的地址總線16根（A₁₅-A₀，A₀是低位），雙向數(shù)據(jù)總線16根（D₁₅-D₀），控制總線中與主存有關(guān)的信號有\(zhòng)MREQ（允許訪存，低電平有效），R/W（高電平讀命令，低電平寫命令）。主存地址空間分配如下：0～8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32k地址空間為用戶程序區(qū)，最后（最大地址）4k地址空間為系統(tǒng)程序工作區(qū)。上述地址為10進(jìn)制，按字編址?，F(xiàn)有如下芯片：

請從上述芯片中選擇芯片設(shè)計(jì)該計(jì)算機(jī)主存儲器，畫出主存邏輯框圖，注意畫選片邏輯（可選用門電路及譯碼器）。

圖中所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，各構(gòu)成部件如圖，線上標(biāo)注有小圈表示有控制信號，未標(biāo)字符的線為直通線?！癆DD R2，R0”指令完成(R0)+(R2)→R0的功能操作，畫出其指令周期流程圖。

一臺模擬機(jī)的數(shù)據(jù)通路如圖所示，其中ALU完成加、減、傳送（X）三種操作，MUX是三選一多路開關(guān)，R1～R3是通用寄存器。RAM是雙端口存儲器，其中DRAM為數(shù)據(jù)存儲器（CE1為讀寫使能，RD/WE#為讀/寫命令），IRAM為指令存儲器（只讀）。AR為數(shù)據(jù)地址存儲器，PC為程序計(jì)數(shù)器（具有自動加1功能），IR為指令寄存器。所有的單箭頭為控制微命令。畫出存數(shù)指令“STA（R3），R2”的指令周期流程圖，標(biāo)明建立數(shù)據(jù)通路的微命令。PC中已存放指令地址，DRAM的數(shù)據(jù)地址由R3提供，寫入數(shù)據(jù)由R2提供。

某計(jì)算機(jī)有如圖所示的功能部件，其中M為主存，MDR為主存數(shù)據(jù)寄存器，MAR為主存地址寄存器，R₀~R₃為通用寄存器，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自動加1功能），C，D為暫存器，ALU為算術(shù)邏輯單元，移位器可以左移、右移、直通傳送。
（1）將功能部件連接起來，組成完整的數(shù)據(jù)通路，并用單向或者雙向箭頭表示信息傳送方向。
（2）畫出“ADDR₁，R₂”指令周期流程圖。該指令的含義是將R₁中的數(shù)與R₂中的數(shù)相加，相加的結(jié)果直通傳送至R₁中。

某機(jī)器的總線結(jié)構(gòu)如圖所示。設(shè)計(jì)“ADDR（R2），R1”的指令周期流程圖。該指令的含義是進(jìn)行求和操作，R1+（R2）—>R1，一個源操作數(shù)在R1中，另一個源操作數(shù)的地址在R2中，運(yùn)算結(jié)果送到R1中。