A.與外設(shè)相互交換信息
B.控制外設(shè)的操作
C.檢查外設(shè)的狀態(tài)
您可能感興趣的試卷
你可能感興趣的試題
A.完整的中斷必須包括以下過(guò)程：中斷申請(qǐng)、中斷響應(yīng)、中斷返回
B.微處理器包括外部中斷源與內(nèi)部中斷源
C.中斷系統(tǒng)能夠?qū)崿F(xiàn)中斷的嵌套與能夠?qū)崿F(xiàn)中斷的優(yōu)先級(jí)處理
D.8086的內(nèi)部中斷源包括非屏蔽中斷與屏蔽中斷申請(qǐng)
A.獨(dú)立I/O指令，程序易讀獨(dú)立的I/O控制結(jié)構(gòu)
B.指令功能強(qiáng)，控制邏輯簡(jiǎn)單
C.指令功能比較弱，控制邏輯復(fù)雜
D.占部分內(nèi)存，指令執(zhí)行時(shí)間長(zhǎng)（20T）
A.8259A中斷控制器，控制外設(shè)中斷的申請(qǐng)等
B.8282地址鎖存器（三片），獲得地址總線及控制信號(hào)
C.8288總線控制器，轉(zhuǎn)換控制總線信號(hào)，增加控制總線的負(fù)載能力
D.8286功率放大接收器（二片），獲得數(shù)據(jù)總線
A.C最大
B.A最大
C.B最大
D.A=B=C
A.100
B.64
C.-100
D.+100
最新試題
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
按照是否需要刷新操作分類，RAM可分為（）和（）。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
I2C總線的通信速率僅由主機(jī)確定。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱為程序訪問(wèn)的（）性。
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。