A.M／IO輸出高電平、WR輸出高電平
B.M／iO輸出低電平，RD輸出低電平
C.M／IO輸出低電平、WR輸出低電平
D.M／IO輸出高電平、RD輸出高電平
您可能感興趣的試卷
你可能感興趣的試題
A.低電平
B.高電平
C.上升沿觸發(fā)
D.下降沿觸發(fā)
A.DEN
B.NMI
C.MN/MX
D.ALE
A.T3下降沿
B.T3上升沿
C.T2下降沿
D.T2上升沿
A.21
B.1
C.2
D.24
A.芯片地址引線送出的20位地址碼
B.段內(nèi)某單元相對(duì)段首地址的差值
C.程序中對(duì)存儲(chǔ)器地址的一種表示
D.芯片地址引線送出的16位地址碼
最新試題
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
I2C總線的兩條信號(hào)線的名稱是（）和（）。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫(xiě)8個(gè)芯片。（）
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）
I2C總線的通信速率僅由主機(jī)確定。
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。