A.ARCHITECTURE
B.ENTITY
C.PROCESS
D.PACKAGE
您可能感興趣的試卷
你可能感興趣的試題
A.順序
B.并行
C.即可順序也可并行
D.無法確定
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元
A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元
A、如果a+b=a+c，則b=c
B、如果ab=ac，則b=c
C、如果a*a=1，則a=1
D、如果a+a=a，則a=1
A.基本RS觸發(fā)器
B.同步D觸發(fā)器
C.主從JK觸發(fā)器
D.維持－阻塞D觸發(fā)器
最新試題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
TTL與非門閾值電壓UT的典型值是（）
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。