按照是否需要刷新操作分類，RAM可分為（）和（）。

在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）

在I2C總線中，應(yīng)答信號始終由從機發(fā)出。

I2C總線的通信速率僅由主機確定。

采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

容量為8K×8bit的存儲器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz，定時1s如何實現(xiàn)（）。

8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。