A.ALU 只能實(shí)現(xiàn)多種算術(shù)運(yùn)算
B.ALU 只能實(shí)現(xiàn)多種邏輯運(yùn)算
C.ALU 的基本結(jié)構(gòu)采用行波進(jìn)位
D.ALU 的基本結(jié)構(gòu)采用超前進(jìn)位
您可能感興趣的試卷
你可能感興趣的試題
A.A∧7FH→A
B.A∨7FH→A
C.A∧80H→A
D.A∨V80H→A
A.算術(shù)邏輯單元的輸入、輸出端都要有緩沖器
B.算術(shù)邏輯單元的兩個(gè)輸入端都有緩沖器,用兩次傳送動(dòng)作可把“和數(shù)”送至目的寄存器
C.必須三次動(dòng)作才能求和,且把“和數(shù)”送至目的寄存器
D.這種結(jié)構(gòu)一定是限制數(shù)據(jù)傳送的主要因素
A.原碼和反碼
B.原碼和補(bǔ)碼
C.補(bǔ)碼和反碼
D.以上都對
A.能發(fā)現(xiàn)1位二進(jìn)制數(shù)錯(cuò),但不能糾正
B.能發(fā)現(xiàn)并糾正1位二進(jìn)制數(shù)錯(cuò)
C.能發(fā)現(xiàn)并糾正2位二進(jìn)制數(shù)錯(cuò)
D.最多能發(fā)現(xiàn)2位二進(jìn)制數(shù)錯(cuò),且能糾正
A.0010
B.1011
C.1001
D.0111
最新試題
IOP 與CPU 之間的通訊借助()共享信息實(shí)現(xiàn)。
能存放一個(gè)二進(jìn)制位,即具有兩種狀態(tài)的元件稱為()元件。
某存儲(chǔ)芯片容量為16K×8bit,它的地址線(不是復(fù)用地址線)應(yīng)該是()條。
低功耗的TTL集成電路芯片是指()(×××表示編號(hào))
如果CS=1122H,IP=0033H,則經(jīng)過地址加法器運(yùn)算后得到的物理地址是()。
直接訪內(nèi)指令:“ADD 40”它需要三個(gè)機(jī)器周期完成,在獲得操作數(shù)的過程中需要()次訪內(nèi)。
國標(biāo)碼收集、制訂的基本圖形字符有七千余個(gè),把漢字分為()級,此外還有俄文字母、日文假名以及一般符號(hào)682個(gè)。
計(jì)算機(jī)性能的提高,除依賴電子元器件的變革外,系統(tǒng)結(jié)構(gòu)上引入了不同等級的()也起到了重要作用。
在相對尋址中以()為變址器,位移量是符號(hào)數(shù)的補(bǔ)碼。
ASCII 字符中有四類,回車、換碼(ESC)屬于()。