A.3T
B.5T
C.6T
D.7T
您可能感興趣的試卷
你可能感興趣的試題
A.G1+P1+P0
B.P1·G0+P1·P0·C0
C.G1+P1·G0+P1·P0·C0
D.G1+P1+P0·C0·G0
A.簡(jiǎn)化電路實(shí)現(xiàn)的復(fù)雜程度
B.適用更寬位的加法運(yùn)算
C.提前計(jì)算出“進(jìn)位輸出信號(hào)”
D.節(jié)省基本邏輯門之間的連線
A.1000-1011
B.1000+1101
C.1000+1011
D.1000-0011
對(duì)于如圖所示的全加器,當(dāng)A、B和進(jìn)位輸入Cin分別為1、0、1時(shí),輸出端口S和進(jìn)位輸出Cout為:()
A.S=0,輸出進(jìn)位0
B.S=1,輸出進(jìn)位0
C.S=1,輸出進(jìn)位1
D.S=0,輸出進(jìn)位1
A.全加器雖能處理進(jìn)位輸入,但全加器本身并不能產(chǎn)生進(jìn)位輸出
B.全加器既不能產(chǎn)生進(jìn)位輸出,也不能處理進(jìn)位輸入
C.半加器雖能產(chǎn)生進(jìn)位輸出,但半加器本身并不能處理進(jìn)位輸入
D.全加器雖能產(chǎn)生進(jìn)位輸出,但全加器本身并不能處理進(jìn)位輸入
最新試題
若I/O類指令采用獨(dú)立編址,對(duì)系統(tǒng)帶來的影響主要是()。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.并行B.串行C.端口D.接口E.輸出指令F.輸入指令(1)近距離設(shè)備與主機(jī)間傳輸數(shù)據(jù),適合選用()接口。(2)遠(yuǎn)程終端及計(jì)算機(jī)網(wǎng)絡(luò)設(shè)備等遠(yuǎn)離主機(jī)的設(shè)備傳輸信息,更適合選用()接口。(3)接口與端口是兩個(gè)不同的概念,()是指接口電路中可以被CPU直接訪問的寄存器。(4)CPU通過()可以從有關(guān)端口讀取信息。(5)CPU也可以通過()把信息寫入有關(guān)端口。
計(jì)算機(jī)的I/O接口是()之間的交接界面。
計(jì)算機(jī)采用總線結(jié)構(gòu)的好處是()。
已知定點(diǎn)小數(shù)的真值X=-0.1001,寫出[X]反,正確結(jié)果為()。
將十六進(jìn)制數(shù)(2BA)16化成十進(jìn)制數(shù),正確結(jié)果為()。
已知定點(diǎn)小數(shù)的真值X=-0.1001,Y=0.1101,求[X -Y]補(bǔ),正確結(jié)果為()。
存儲(chǔ)在能永久保存信息的器件中的程序被稱為()。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.半加器B.全加器C.原碼D.補(bǔ)碼E.數(shù)據(jù)校驗(yàn)F.檢查溢出G.正確H.錯(cuò)誤I.異或J.與或(1)加法器是由()和相應(yīng)的邏輯電路組成的。(2)定點(diǎn)數(shù)的加減法可以由帶符號(hào)位的原碼、反碼和補(bǔ)碼直接參與運(yùn)算,其中()加減法運(yùn)算的實(shí)現(xiàn)規(guī)則最簡(jiǎn)單,電路實(shí)現(xiàn)也最方便。(3)執(zhí)行補(bǔ)碼加減法運(yùn)算一定要(),否則無法確定是否正確。(4)使用雙符號(hào)位執(zhí)行加減法運(yùn)算后,若兩個(gè)符號(hào)位不同,即出現(xiàn)01和10,表示運(yùn)算結(jié)果()。(5)在數(shù)值運(yùn)算中數(shù)值位向符號(hào)位進(jìn)位,或符號(hào)位向更高位進(jìn)位產(chǎn)生的溢出,可以用這兩個(gè)進(jìn)位輸出的()操作來判斷。
刷新控制電路的主要任務(wù)是解決刷新和()之間的矛盾。