A.2
B.3
C.4
D.5
您可能感興趣的試卷
你可能感興趣的試題
A.非應(yīng)答式輸出
B.非應(yīng)答式輸入
C.單向選通
D.雙向選通
A.CPU向數(shù)據(jù)口寫數(shù)據(jù)
B.CPU向控制口送控制字
C.CPU讀8255A控制口
D.無效操作
A.17
B.17H
C.1CH
D.70H
A.00020H,2
B.00020H,4
C.00016H,2
D.00016H,4
A.內(nèi)存→CPU→I∕O接口→外設(shè)
B.內(nèi)存→數(shù)據(jù)總線→CPU→外設(shè)
C.內(nèi)存→I∕O接口→CPU→外設(shè)
D.內(nèi)存→數(shù)據(jù)總線→外設(shè)
最新試題
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。()
指令LEA BX,TABLE等價于指令MOV BX,OFFSET TABLE。()
STM32的SPI接口最多有()個,數(shù)據(jù)幀最多可以有()位。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。
SPI總線是一種()形總線結(jié)構(gòu),在SCLK時鐘信號的控制下,兩個雙向()寄存器進行數(shù)據(jù)交換。
假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz,定時1s如何實現(xiàn)()。
I2C總線的通信速率僅由主機確定。
某存儲器系統(tǒng)要求采用3:8譯碼器對A19~A15進行全譯碼,需要()片。
在一個較短的時間間隔內(nèi),CPU訪問存儲器時,無論是存取指令還是存取數(shù)據(jù),所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中,而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
8086CPU讀取外設(shè)端口數(shù)據(jù)時,一次可以讀取16位二進制數(shù)。()