?verilogHDL中已經預先定義了的門級原型的符號有（）。

?6位7段數碼管動態(tài)顯示模塊如圖，要求人眼看到所有數碼管同時顯示各自對應的數字，控制數碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少？（）

?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數字鐘用來產生秒信號的時鐘信號頻率為1Hz，若采用計數器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數器至少需要多少位？（）

現在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調用的方式進行邏輯實現中的表達式正確的是（）。

?TTL或非門組成的邏輯電路如圖所示，當輸入為以下哪種狀態(tài)時會出現冒險現象？（）

?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?

?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。

?10進制計數器模塊在數字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）

?CG放大器的性能描述合理的是（）。

當VGS=0時，能夠導通的MOS管為（）