問答題

【簡(jiǎn)答題】Verilog HDL語(yǔ)言進(jìn)行電路設(shè)計(jì)方法有哪幾種？

答案：

1、自上而下的設(shè)計(jì)方法（Top-Down）
2、自下而上的設(shè)計(jì)方法（Bottom-Up）
3、綜合設(shè)計(jì)的方法

你可能感興趣的試題

單項(xiàng)選擇題

在verilog語(yǔ)言中整型數(shù)據(jù)與（）位寄存器數(shù)據(jù)在實(shí)際意義上是相同的。

A.8
B.16
C.32
D.64

單項(xiàng)選擇題

在verilog語(yǔ)言中，a=4b’1011，那么&a=（）

A.4b’1011
B.4b’1111
C.1b’1
D.1b’0