A.9moon B.State0 C.Not_Ack_0 D.signall
子系統(tǒng)設(shè)計(jì)優(yōu)化,主要考慮提高資源利用率減少功耗(即面積優(yōu)化),以及提高運(yùn)行速度(即速度優(yōu)化);指出下列哪些方法是面積優(yōu)化()。 ①流水線設(shè)計(jì) ②資源共享 ③邏輯優(yōu)化 ④串行化 ⑤寄存器配平 ⑥關(guān)鍵路徑法
A.①③⑤ B.②③④ C.②⑤⑥ D.①④⑥
基于EDA軟件的FPGA/CPLD設(shè)計(jì)流程為:原理圖/HDL文本輸入→綜合→_____→_____→適配→編程下載→硬件測試。正確的是()。 ①功能仿真 ②時(shí)序仿真 ③邏輯綜合 ④配置 ⑤分配管腳
A.③① B.①⑤ C.④⑤ D.④②