設(shè)計(jì)一帶異步復(fù)位端、異步置數(shù)段（低電平有效）的四位加法計(jì)數(shù)器，時(shí)鐘clk上升沿有效），復(fù)位信號(hào)clr，置數(shù)信號(hào)load、輸入數(shù)據(jù)data、輸出qout。

觸發(fā)器設(shè)計(jì)程序如下，補(bǔ)全程序。

用Veriog描述帶清零端的4位寄存器。

利用verilog語(yǔ)言設(shè)計(jì)一個(gè)1/2分頻器。

設(shè)計(jì)一個(gè)順序脈沖。

四位全加器程序如下，補(bǔ)全程序。

數(shù)據(jù)選擇器是在多路數(shù)據(jù)傳送過(guò)程中，能夠根據(jù)需要將其中任意一路選出來(lái)的電路。根據(jù)下表（8選1數(shù)據(jù)選擇器的真值表）編寫(xiě)Verilog代碼。

利用賦值語(yǔ)句設(shè)計(jì)組合邏輯的3‐8譯碼器設(shè)計(jì)程序如下，補(bǔ)全程序。

設(shè)計(jì)一個(gè)帶使能的3-8譯碼器，使能信號(hào)en為高電平時(shí)真值表如下。

設(shè)計(jì)一個(gè)8位計(jì)數(shù)器。