問(wèn)答題在Verilog語(yǔ)言中什么情況下必需使用復(fù)合語(yǔ)句？表達(dá)一個(gè)復(fù)合語(yǔ)句的的語(yǔ)法是怎樣的？
您可能感興趣的試卷
最新試題
設(shè)計(jì)一個(gè)四位全加器。
題型：?jiǎn)柎痤}
半加器的程序如下，補(bǔ)全程序。
題型：?jiǎn)柎痤}
補(bǔ)充完整下面D觸發(fā)器的程序代碼。
題型：?jiǎn)柎痤}
使用case語(yǔ)句實(shí)現(xiàn)四選一多路選擇器。
題型：?jiǎn)柎痤}
使用verilog設(shè)計(jì)一個(gè)七段數(shù)碼管譯碼器。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)8位計(jì)數(shù)器。
題型：?jiǎn)柎痤}
數(shù)據(jù)選擇器是在多路數(shù)據(jù)傳送過(guò)程中，能夠根據(jù)需要將其中任意一路選出來(lái)的電路。根據(jù)下表（8選1數(shù)據(jù)選擇器的真值表）編寫(xiě)Verilog代碼。
題型：?jiǎn)柎痤}
用Veriog描述帶清零端的4位寄存器。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)有清零、使能、裝載功能的四位十進(jìn)制減1計(jì)數(shù)器。清零低有效，使能、裝載高有效。功能優(yōu)先級(jí)為清零>裝載>使能。
題型：?jiǎn)柎痤}
編寫(xiě)一個(gè)帶預(yù)置位，清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器的Verilog 代碼。其邏輯功能表以及電路符號(hào)如下圖所示。
題型：?jiǎn)柎痤}