您可能感興趣的試卷
你可能感興趣的試題
A.Verilog語(yǔ)言可實(shí)現(xiàn)并行計(jì)算，C語(yǔ)言只是串行計(jì)算；
B.Verilog語(yǔ)言可以描述電路結(jié)構(gòu)，C語(yǔ)言僅僅描述算法；
C.Verilog語(yǔ)言源于C語(yǔ)言，包括它的邏輯和延遲；
D.Verilog語(yǔ)言可以編寫(xiě)測(cè)試向量進(jìn)行仿真和測(cè)試。
A.函數(shù)定義中不能包含任何時(shí)序控制語(yǔ)句；
B.函數(shù)至少有一個(gè)輸入，包含任何輸出或雙向端口；
C.函數(shù)只返回一個(gè)數(shù)據(jù)，其缺省為reg類型；
D.函數(shù)不能調(diào)用任務(wù)，但任務(wù)可以調(diào)用函數(shù)。
最新試題
設(shè)計(jì)一個(gè)同步清零D觸發(fā)器。
利用Verilog語(yǔ)言設(shè)計(jì)一位半加法器。輸入信號(hào)：被加數(shù)a；加數(shù)b；輸出信號(hào)：和數(shù)sum；進(jìn)位count。
設(shè)計(jì)一個(gè)帶使能的3-8譯碼器，使能信號(hào)en為高電平時(shí)真值表如下。
設(shè)計(jì)一個(gè)有清零、使能、裝載功能的四位十進(jìn)制減1計(jì)數(shù)器。清零低有效，使能、裝載高有效。功能優(yōu)先級(jí)為清零>裝載>使能。
設(shè)計(jì)一個(gè)4位計(jì)數(shù)器。
補(bǔ)充完整下面D觸發(fā)器的程序代碼。
觸發(fā)器設(shè)計(jì)程序如下，補(bǔ)全程序。
利用Verilog代碼設(shè)計(jì)4位全加器。輸入信號(hào)：被加數(shù)a[3：0]；加數(shù)b[3：0]；低位進(jìn)位cin.輸出信號(hào)：和數(shù)s[3：0]；進(jìn)位co。
設(shè)計(jì)一奇偶校驗(yàn)位生成電路，輸入八位總線信號(hào)bus，輸出及校驗(yàn)位odd，偶校驗(yàn)位even。
利用賦值語(yǔ)句設(shè)計(jì)組合邏輯的3‐8譯碼器設(shè)計(jì)程序如下，補(bǔ)全程序。