請(qǐng)根據(jù)以下兩條語(yǔ)句的執(zhí)行，最后變量A中的值是（）。
reg[7：0]A；
A=2’hFF；
A.8’b0000_0011
B.8’h03
C.8’b1111_1111
D.8’b11111111
您可能感興趣的試卷
你可能感興趣的試題
A.input P[3:0],Q,R;
B.input P,Q,R[3:0];
C.input P[3:0],Q[3:0],R[3:0];
D.input [3:0] P,[3:0]Q,[0:3]R;
E.input [3:0] P,Q,R;
子系統(tǒng)設(shè)計(jì)優(yōu)化，主要考慮提高資源利用率減少功耗（即面積優(yōu)化），以及提高運(yùn)行速度（即速度優(yōu)化）；指出下列哪些方法是面積優(yōu)化（）。
①流水線設(shè)計(jì)
②資源共享
③邏輯優(yōu)化
④串行化
⑤寄存器配平
⑥關(guān)鍵路徑法
A.①③⑤
B.②③④
C.②⑤⑥
D.①④⑥
最新試題
設(shè)計(jì)一奇偶校驗(yàn)位生成電路，輸入八位總線信號(hào)bus，輸出及校驗(yàn)位odd，偶校驗(yàn)位even。
設(shè)計(jì)一個(gè)D觸發(fā)器。
如下圖，并根據(jù)時(shí)間狀態(tài)圖把程序補(bǔ)充完整，clr是清零使能端，高電平有效，脈沖發(fā)生器的輸入輸出均為8位數(shù)據(jù)。
設(shè)計(jì)一個(gè)3‐8譯碼器。
使用Verilog語(yǔ)言設(shè)計(jì)一個(gè)脈沖發(fā)生器。
設(shè)計(jì)一個(gè)四位全加器。
設(shè)計(jì)一個(gè)順序脈沖。
設(shè)計(jì)一個(gè)8‐3編碼器。
觸發(fā)器設(shè)計(jì)程序如下，補(bǔ)全程序。
編寫一個(gè)帶預(yù)置位，清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器的Verilog 代碼。其邏輯功能表以及電路符號(hào)如下圖所示。