A.1腳
B.3腳
C.5腳
D.7腳
您可能感興趣的試卷
你可能感興趣的試題
A.1腳
B.3腳
C.5腳
D.7腳
A.1腳
B.3腳
C.5腳
D.7腳
A.4腳
B.8腳
C.1腳
D.6腳
A.集成555時(shí)基電路只用做定時(shí)器
B.集成555電路只能用于部分控制電路，如調(diào)光；調(diào)溫；調(diào)速等
C.集成555電路只能用于作多諧震蕩器
D.集成555電路工作可靠，使用方便；價(jià)格廉價(jià)；所以廣泛應(yīng)用
A.一個(gè)單穩(wěn)態(tài)電路
B.一個(gè)無穩(wěn)態(tài)電路
C.一個(gè)雙穩(wěn)態(tài)電路
D.一個(gè)帶放電開關(guān)的RS觸發(fā)器
最新試題
?MOSFET源極漏極間的長(zhǎng)度L越大，溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問該計(jì)數(shù)器至少需要多少位？（）
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會(huì)（），漏極交流電壓將會(huì)（），增益將會(huì)（）。
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
?CG放大器的性能描述合理的是（）。
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。