圖a中M1和M2為某CMOS工藝中的兩個(gè)NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線，請(qǐng)畫出Id2的大致變化，并說明Id1和Id2有什么不同，并解釋不同的主要原因。

說明MOS器件噪聲的來源、成因及減小方法。

集成電路電阻可以通過（）產(chǎn)生。

在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。

版圖設(shè)計(jì)的基本前提是什么？

版圖DRC、ERC和LVS的意義是什么？

什么是無源電阻？什么是有源電阻？舉例說明。

目前集成電路版圖設(shè)計(jì)的主流工具有哪些？

集成電容主要有幾種結(jié)構(gòu)？

試用電導(dǎo)率為102/（Ω·cm），厚1μm的材料設(shè)計(jì)1kΩ的電阻，設(shè)電阻寬1μm，求其長。