A.0
B.1
C.2
D.4
您可能感興趣的試卷
你可能感興趣的試題
A.20
B.200
C.1000
D.1024
A.4
B.5
C.6
D.8
A.8
B.4
C.2
D.1
A.2
B.3
C.4
D.5
A.寬度增加
B.幅度減小
C.幅度增加
D.寬度減小
A.PLA結(jié)構(gòu)是與門陣列固定連接，而或門陣列可編程
B.PLA結(jié)構(gòu)是或門陣列固定連接，而與門陣列可編程
C.PLA結(jié)構(gòu)是與門陣列和或門陣列都可以編程
D.PLA中，一個(gè)地址碼對(duì)應(yīng)的存儲(chǔ)單元是唯一的
A.10
B.11
C.12
D.13
A.ROM和RAM
B.EPROM和PROM
C.PLA和PAL
D.ROM和GAL
A.64000位
B.13K×8位
C.8K×8位
D.8K位
A.m；m×n
B.2m；2n
C.2m；2n
D.2m；2m×n
最新試題
已知某邏輯電路的真值表如表所示，則該邏輯電路的最簡(jiǎn)邏輯表達(dá)式為（）。
四位并行輸入寄存器輸入一個(gè)新的四位數(shù)據(jù)時(shí)需要（）個(gè)CP時(shí)鐘脈沖信號(hào)。
已知TTL門的UH=3．6V，UL=0．3V，UOFF=0．8V，UON=1．8V，則該門輸入高電平的噪聲容限為（）V。
增加單穩(wěn)態(tài)觸發(fā)器的定時(shí)電阻R的值可以使輸出脈沖的（）。
從信息的存儲(chǔ)情況分類，存儲(chǔ)器可以分為（）兩大類。
1個(gè)3線-8線譯碼器74LS138，當(dāng)輸入端A=0、B=0、C=1時(shí)，輸出Y0和Y7的狀態(tài)分別為（）。
能夠起到定時(shí)作用的觸發(fā)器是（）。
如果異步二進(jìn)制計(jì)數(shù)器的觸發(fā)器個(gè)數(shù)為10個(gè)，則計(jì)數(shù)狀態(tài)有（）種。
如圖12-1所示，優(yōu)先權(quán)編碼器74148有8條輸入線0～7，3條輸出線A0～A2。當(dāng)GS為0時(shí)編碼器輸出有效，E1為0時(shí)允許模塊工作。請(qǐng)問(wèn)當(dāng)輸入線6為0，其余輸入線為1時(shí)，則輸出A2、A1、A0的狀態(tài)分別為（）。
一個(gè)振蕩器電路中晶振元件的標(biāo)稱頻率是6MHz，電容為30pF，則該電路輸出信號(hào)的頻率是（）MHz。