如圖所示是串聯(lián)型穩(wěn)壓電路,已知穩(wěn)壓管DZ的穩(wěn)壓電壓試求:
(1)表出運(yùn)算放大器A的同相和反相輸入端;
(2)試求輸出電壓u0的調(diào)整范圍;
(3)為了使調(diào)整管的uCE>3V,使求輸入電壓ui的值。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器,若采樣時(shí)間0.01s,那么它能夠測量的最大頻率是多少?()
?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時(shí)顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時(shí)鐘信號頻率約為多少?()
已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
CG放大器因其輸入電阻過小,因此沒什么用處。
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
?verilog語法中,間隔符號主要包括()。
?數(shù)字頻率計(jì)設(shè)計(jì)中的測頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)?()
在對數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號無效,計(jì)時(shí)使能信號有效的情況下,仿真需運(yùn)行多長時(shí)間?()