A.它們排成32×32陣列，每個(gè)譯碼器有5條輸入線，32條輸出線
B.它們排成32×32陣列，每個(gè)譯碼器有6條輸入線，64條輸出線
C.它們排成64×64陣列，每個(gè)譯碼器有5條輸入線，32條輸出線
D.它們排成64×64陣列，每個(gè)譯碼器有6條輸入線，64條輸出線
您可能感興趣的試卷
你可能感興趣的試題
A.19H
B.39H
C.99H
D.D9H
A.零
B.單
C.雙
D.三
A.ALU 只能實(shí)現(xiàn)多種算術(shù)運(yùn)算
B.ALU 只能實(shí)現(xiàn)多種邏輯運(yùn)算
C.ALU 的基本結(jié)構(gòu)采用行波進(jìn)位
D.ALU 的基本結(jié)構(gòu)采用超前進(jìn)位
A.A∧7FH→A
B.A∨7FH→A
C.A∧80H→A
D.A∨V80H→A
A.算術(shù)邏輯單元的輸入、輸出端都要有緩沖器
B.算術(shù)邏輯單元的兩個(gè)輸入端都有緩沖器，用兩次傳送動(dòng)作可把“和數(shù)”送至目的寄存器
C.必須三次動(dòng)作才能求和，且把“和數(shù)”送至目的寄存器
D.這種結(jié)構(gòu)一定是限制數(shù)據(jù)傳送的主要因素
最新試題
漢字字模碼又稱為（）
浮點(diǎn)數(shù)加減法中，“對(duì)階”時(shí)是小階碼數(shù)的尾數(shù)每（）移1bit，且階+1，從而保持原數(shù)數(shù)值不變。
在相對(duì)尋址中以（）為變址器，位移量是符號(hào)數(shù)的補(bǔ)碼。
直接訪內(nèi)指令：“ADD 40”它需要三個(gè)機(jī)器周期完成，在獲得操作數(shù)的過程中需要（）次訪內(nèi)。
CPU與輸入輸出設(shè)備和內(nèi)存儲(chǔ)器之間傳送數(shù)據(jù)的基本*單位是（）
8088CPU中，以下哪一個(gè)部件不屬于BIU部分？（）
總線寫操作時(shí)，CPU在（）周期發(fā)送地址信號(hào)。
CPU 中（）寄存器保存最近一次運(yùn)算結(jié)果的進(jìn)位、溢出等情況。
能存放一個(gè)二進(jìn)制位，即具有兩種狀態(tài)的元件稱為（）元件。
一次性寫入的ROM是（）