A.CPU
B.軟件
C.存儲(chǔ)器管理部件
D.專用硬件控制器
您可能感興趣的試卷
你可能感興趣的試題
A.
B.TxRDY
C.RXD
D.RxRDY
A.0，0，0
B.0，1，1
C.1，0，0
D.1，1，1
A.指令
B.指令地址
C.操作數(shù)
D.操作數(shù)地址
A.存放CPU寄存器的內(nèi)容
B.數(shù)據(jù)高速存取
C.存放常數(shù)表格
D.存放常用子程序
A.13
B.-13
C.-243
D.溢出
最新試題
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
增計(jì)數(shù)模式的計(jì)數(shù)過程是（）。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
指令LEA BX，TABLE等價(jià)于指令MOV BX，OFFSET TABLE。（）
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過（）間接給出。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。