多項(xiàng)選擇題在VHDL程序中，以下4個(gè)部分，（）可以有順序執(zhí)行語句。

A.結(jié)構(gòu)體（ARCHITECTURE）
B.進(jìn)程（PROCESS）中的關(guān)鍵詞BEGIN前
C.進(jìn)程（PROCESS）中的關(guān)鍵詞BEGIN后
D.程序包（PACKAGE）


你可能感興趣的試題

2.單項(xiàng)選擇題在VHDL語言中，ARCHITECTURE中的語句都是（）執(zhí)行的語句。

A.順序
B.并行
C.即可順序也可并行
D.無法確定

3.多項(xiàng)選擇題結(jié)構(gòu)體（ARCHITECTURE）用于描述設(shè)計(jì)單元的（）

A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元

4.多項(xiàng)選擇題實(shí)體（ENTITY）描述一個(gè)設(shè)計(jì)單元的（）的信息。

A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類型
C.名稱和端口的引腳等
D.可編譯的設(shè)計(jì)單元

5.多項(xiàng)選擇題在邏輯代數(shù)中，下列推斷正確的是（）。

A、如果a+b=a+c，則b=c
B、如果ab=ac，則b=c
C、如果a*a=1，則a=1
D、如果a+a=a，則a=1

6.多項(xiàng)選擇題下列觸發(fā)器抗干擾能力較強(qiáng)的觸發(fā)器是（）。

A.基本RS觸發(fā)器
B.同步D觸發(fā)器
C.主從JK觸發(fā)器
D.維持－阻塞D觸發(fā)器

7.多項(xiàng)選擇題可編程邏輯器件GAL16V8可以定義成（）器件。

A.8入8出
B.16入2出
C.16入
D.1入8出

8.多項(xiàng)選擇題CMOS漏極開路門的特點(diǎn)有（）。

A.輸出MOS管的漏極是開路的
B.可以實(shí)現(xiàn)線與功能
C.可以用來實(shí)現(xiàn)邏輯電平轉(zhuǎn)換
D.帶負(fù)載能力強(qiáng)

9.多項(xiàng)選擇題下列器件屬于CMOS集成電路的是（）。

A.CD4511
B.CD4017
C.74LS373
D.74HC373

10.多項(xiàng)選擇題數(shù)字10可能是（）。

A.二進(jìn)制數(shù)
B.十進(jìn)制數(shù)
C.八進(jìn)制數(shù)
D.十六進(jìn)制數(shù)

最新試題

DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲(chǔ)容量為多少？

題型：問答題

TTL與非門輸出低電平的參數(shù)規(guī)范值是（）

題型：單項(xiàng)選擇題

利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。

題型：單項(xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：單項(xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。

題型：單項(xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。

題型：問答題

ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。

題型：單項(xiàng)選擇題

TTL與非門輸出高電平的參數(shù)規(guī)范值是（）

題型：單項(xiàng)選擇題

若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。

題型：單項(xiàng)選擇題

判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

題型：問答題