您可能感興趣的試卷
你可能感興趣的試題
A.40V
B.20V
C.10V
D.5V
A.對(duì)差模信號(hào)起抑制作用
B.對(duì)共模信號(hào)起抑制作用
C.對(duì)差模信號(hào)和共模信號(hào)均無(wú)作用
A.電阻阻值有誤差
B.晶體管參數(shù)的分散性
C.晶體管參數(shù)受溫度影響
D.受輸入信號(hào)變化的影響
A.有效放大差模信號(hào)，有力抑制共模信號(hào)
B.既放大差模信號(hào)，又放大共模信號(hào)
C.有效放大共模信號(hào)，有力抑制差模信號(hào)
D.既抑制差模信號(hào)，又抑制共模信號(hào)。
A.增加一倍
B.減小一半
C.不變
D.按指數(shù)規(guī)律變化
最新試題
?CS放大器中引入源極電阻RS，其作用有（）。?
?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?
?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0，D1電平可能分別為（）。
?6位7段數(shù)碼管動(dòng)態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時(shí)顯示各自對(duì)應(yīng)的數(shù)字，控制數(shù)碼管位選信號(hào)的動(dòng)態(tài)掃描時(shí)鐘信號(hào)頻率約為多少？（）
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。