單項選擇題組合電路分析的結果是要獲得（）。
A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題門級組合電路是指的電路（）。
A.由二、三極管開關組成
B.由各種門電路組成且無反饋線
C.由組合器件組成
D.由各種數(shù)字集成電路組成
2.單項選擇題電源電壓VDD為10V的CMOS集成模擬開關可按通幅度為（）的信號。
A.-10～0V
B.0—10V
C.0—VDD／2
D.>10V
3.單項選擇題不屬于CMOS邏輯電路優(yōu)點的提法是（）。
A.輸出高低電平理想
B.電源適用范圍寬
C.抗干擾能力強
D.電流驅動能力強
4.單項選擇題CMOS系列產(chǎn)品中，工作速度低于74系列TTL的是（）系列。
A.74HC
B.74HCT
C.54HC
D.4000B
5.單項選擇題數(shù)字系統(tǒng)中，降低尖峰電流影響，所采取的措施是（）。
A.接入關門電阻
B.接入開門電阻
C.接入濾波電容
D.降低供電電壓
最新試題
如要將一個最大幅度為5.1V的模擬信號轉換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應選用（）位ADC。
題型：單項選擇題
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
題型：問答題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
題型：問答題
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
題型：單項選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項選擇題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
兩個與非門構成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。
題型：單項選擇題
與倒T形電阻網(wǎng)絡DAC相比，權電流網(wǎng)絡D/A轉換器的主要優(yōu)點是消除了（）對轉換精度的影響。
題型：單項選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項選擇題