單項(xiàng)選擇題在設(shè)計(jì)過程中，邏輯函數(shù)化簡(jiǎn)的目的是（）。

A.獲得最簡(jiǎn)與或表達(dá)式
B.用最少的邏輯器件完成沒計(jì)
C.用最少的集電門完成設(shè)計(jì)
D.獲得最少的與項(xiàng)


你可能感興趣的試題

1.單項(xiàng)選擇題組合電路設(shè)計(jì)的結(jié)果一般是要得到（）。

A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式

2.單項(xiàng)選擇題組合電路分析的結(jié)果是要獲得（）。

A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式

3.單項(xiàng)選擇題門級(jí)組合電路是指的電路（）。

A.由二、三極管開關(guān)組成
B.由各種門電路組成且無反饋線
C.由組合器件組成
D.由各種數(shù)字集成電路組成

4.單項(xiàng)選擇題電源電壓VDD為10V的CMOS集成模擬開關(guān)可按通幅度為（）的信號(hào)。

A.-10～0V
B.0—10V
C.0—VDD／2
D.>10V

5.單項(xiàng)選擇題不屬于CMOS邏輯電路優(yōu)點(diǎn)的提法是（）。

A.輸出高低電平理想
B.電源適用范圍寬
C.抗干擾能力強(qiáng)
D.電流驅(qū)動(dòng)能力強(qiáng)

6.單項(xiàng)選擇題CMOS系列產(chǎn)品中，工作速度低于74系列TTL的是（）系列。

A.74HC
B.74HCT
C.54HC
D.4000B

7.單項(xiàng)選擇題數(shù)字系統(tǒng)中，降低尖峰電流影響，所采取的措施是（）。

A.接入關(guān)門電阻
B.接入開門電阻
C.接入濾波電容
D.降低供電電壓

8.單項(xiàng)選擇題門電路輸人端對(duì)地所接電阻R≥RON時(shí)．相當(dāng)于此端（）。

A.接邏輯“1”
B.接邏輯“0”
C.接2.4V電壓
D.邏輯不定

9.單項(xiàng)選擇題門電路輸人端對(duì)地所接電阻R≤ROF時(shí)．相當(dāng)于此端（）。

A.接邏輯“1”
B.接邏輯“0”
C.接2.4V電壓
D.邏輯不定

10.單項(xiàng)選擇題TTL門電路的開門電阻的典型值為（）。

A.3kΩ
B.2kΩ
C.700Ω
D.300Ω

最新試題