A.1
B.9
C.10
D.多
您可能感興趣的試卷
你可能感興趣的試題
A.獲得最簡(jiǎn)與或表達(dá)式
B.用最少的邏輯器件完成沒計(jì)
C.用最少的集電門完成設(shè)計(jì)
D.獲得最少的與項(xiàng)
A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式
A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式
A.由二、三極管開關(guān)組成
B.由各種門電路組成且無反饋線
C.由組合器件組成
D.由各種數(shù)字集成電路組成
A.-10～0V
B.0—10V
C.0—VDD／2
D.>10V
最新試題
TTL與非門閾值電壓UT的典型值是（）
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。