單項(xiàng)選擇題基本置RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱(chēng)為（）觸發(fā)器。

A.直接置1、清0
B.直接置位、復(fù)位
C.同步
D.異步


你可能感興趣的試題

2.單項(xiàng)選擇題某邏輯電路由一個(gè)功能塊電路組成．整體電路的邏輯功能與這個(gè)功能塊原來(lái)的邏輯功能（）。

A.一定相同
B.一定不同
C.不一定相同
D.無(wú)法確定

3.單項(xiàng)選擇題功能塊電路內(nèi)部一般是由（）組成。

A.單片MSI
B.多片MSI
C.各種門(mén)電路
D.無(wú)法確定

4.單項(xiàng)選擇題與4位串行進(jìn)位加法器比較，使用超前進(jìn)位全加器的目的是（）。

A.完成自動(dòng)加法進(jìn)位
B.完成4位加法
C.提高運(yùn)算速度
D.完成4位串行加法

5.單項(xiàng)選擇題多路數(shù)據(jù)選擇器MUX的輸入信號(hào)可以是（）。

A.數(shù)字信號(hào)
B.模擬信號(hào)
C.數(shù)?；旌闲盘?hào)
D.數(shù)字和模擬信號(hào)

6.單項(xiàng)選擇題七段譯碼器74LS47的輸入是4位（），輸出是七段反碼。

A.二進(jìn)制碼
B.七段碼
C.七段反碼
D.BCD碼

7.單項(xiàng)選擇題用原碼輸出的譯碼器實(shí)現(xiàn)多輔出邏輯函數(shù)，需要增加若于個(gè)（）。

A.非門(mén)
B.與非門(mén)
C.或門(mén)
D.或非門(mén)

9.單項(xiàng)選擇題74LS138有（）個(gè)譯碼輸入端和（）個(gè)譯碼輸出端。

A.1，3
B.3，8
C.8，3
D.無(wú)法確定

最新試題

一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為10時(shí)，輸出不是1的門(mén)電路為（）

題型：?jiǎn)雾?xiàng)選擇題

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。

題型：?jiǎn)雾?xiàng)選擇題

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。

題型：?jiǎn)雾?xiàng)選擇題

DRAM4164有2根片選線(xiàn)（RAS和CAS）、8根地址線(xiàn)和1根數(shù)據(jù)線(xiàn)。請(qǐng)判斷它的存儲(chǔ)容量為多少？

題型：?jiǎn)柎痤}

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱(chēng)為（）觸發(fā)器。

題型：?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：?jiǎn)雾?xiàng)選擇題

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？

題型：?jiǎn)柎痤}

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線(xiàn)數(shù)n的關(guān)系一般為（）

題型：?jiǎn)雾?xiàng)選擇題

判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類(lèi)型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

題型：?jiǎn)柎痤}

TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是（）

題型：?jiǎn)雾?xiàng)選擇題