A.6
B.8
C.10
D.12
您可能感興趣的試卷
你可能感興趣的試題
D.加法器
B.程控放大器
C.數(shù)—模轉(zhuǎn)換
D.波形發(fā)生電路
A.網(wǎng)絡(luò)電阻精度
B.模擬開關(guān)導(dǎo)通電阻
C.電流建立時間
D.加法器
A.數(shù)—模轉(zhuǎn)換
B.DAC
C.D/A轉(zhuǎn)換器
D.ADC
A.數(shù)—模轉(zhuǎn)換器
B.DAC
C.D/A轉(zhuǎn)換器
D.ADC
A.在專用編程器上逐片編程
B.在專用編程器L同時編程
C.通過編程線對板上的HDPLD逐片編程
D.通過編程線對板上的所有HDPLD—次編程
A.HDPLD和FPGA
B.GAL
C.HDPLD
D.FPGA
A.復(fù)雜
B.控制為主
C.時序為主
D.較簡單
A.復(fù)雜
B.控制為主
C.時序為主
D.較簡單
A.PAL
B.GAL
C.HDPLD
D.FPGA
A.用戶電路板
B.特制的電路板
C.編程器
D.專用編程器
最新試題
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
以下哪個編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù),但它不可以用來實現(xiàn)()。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()