設(shè)計一個4位計數(shù)器。

8-3編碼器的真值表如下表所示，完成整個程序的編寫。

設(shè)計一個8‐3編碼器。

設(shè)計一個四位全加器。

編寫一個2選1多路器。（輸入a，b；輸出out；輸出由sl電平控制0是a、1是b）。

設(shè)計一個有清零、使能、裝載功能的四位十進制減1計數(shù)器。清零低有效，使能、裝載高有效。功能優(yōu)先級為清零>裝載>使能。

使用verilog設(shè)計一個七段數(shù)碼管譯碼器。

用Veriog描述帶清零端的4位寄存器。

設(shè)計一個觸發(fā)器。

設(shè)計一個順序脈沖。