比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試分析兩者存在差異的原因。

MOS器件按比例縮小后對(duì)器件特性有什么影響？

在圖中，若所有的晶體管都工作在飽和區(qū)，畫出Vx從一個(gè)大的正值下降時(shí)Ix的草圖。

圖a中M1和M2為某CMOS工藝中的兩個(gè)NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線，請(qǐng)畫出Id2的大致變化，并說明Id1和Id2有什么不同，并解釋不同的主要原因。

為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？

在晶體材料中，對(duì)于長(zhǎng)程有序的原子模式最基本的實(shí)體就是（）。

設(shè)計(jì)一個(gè)CMOS差分放大器電路，寫出其對(duì)應(yīng)的SPICE描述語句并作差模電流-電壓特性分析。

MOS器件存在哪些二階效應(yīng)？

規(guī)定版圖幾何設(shè)計(jì)規(guī)則的意義是什么？

在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。