問答題
電路如圖所示,設滿足深度負反饋條件。
(1)判斷級間反饋的極性和組態(tài);
(2)求其閉環(huán)電壓放大倍數(shù)Auf。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
以下哪個MOS放大器組態(tài)結構最適合用在電壓信號處理系統(tǒng)的最后一級??()
題型:單項選擇題
?TTL或非門組成的邏輯電路如圖所示,當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()
題型:單項選擇題
?在verilogHDL的數(shù)字表達方式用,和十進制數(shù)127表示的數(shù)字相同的表達方式有()。
題型:多項選擇題
用作電壓放大器時,CS放大器不合適的參數(shù)為()。?
題型:單項選擇題
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計數(shù)器至少需要多少位?()
題型:單項選擇題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
題型:單項選擇題
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進行傳輸(注意圖中未畫出電容),要實現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
題型:單項選擇題
當VGS=0時,能夠導通的MOS管為()
題型:多項選擇題
?verilogHDL中已經(jīng)預先定義了的門級原型的符號有()。
題型:多項選擇題
?某次電路實驗中,一同學按如下電路圖連接電路,完成實驗。其中D0,D1端為輸入端,S0與S1為輸出端。在實驗過程中,該同學觀測到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請問此刻電路輸入端D0,D1電平可能分別為()。
題型:單項選擇題