多項選擇題?在verilogHDL的數(shù)字表達方式用,和十進制數(shù)127表示的數(shù)字相同的表達方式有()。

A.8’b11_11_11_11
B.8’b1111111
C.8’h7f
D.8’d127


您可能感興趣的試卷

你可能感興趣的試題

1.多項選擇題?verilog語法中,間隔符號主要包括()。

A.換頁符
B.換行符
C.TAB鍵
D.空格符

最新試題

?CG放大器的性能描述合理的是()。

題型:單項選擇題

?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器,若采樣時間0.01s,那么它能夠測量的最大頻率是多少?()

題型:單項選擇題

?電路如圖所示,如果電容C2開路,則MOSFET的漏極直流電壓將會(),漏極交流電壓將會(),增益將會()。

題型:單項選擇題

以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()

題型:單項選擇題

?verilogHDL中已經(jīng)預先定義了的門級原型的符號有()。

題型:多項選擇題

?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?

題型:多項選擇題

?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。

題型:單項選擇題

CG放大器因其輸入電阻過小,因此沒什么用處。

題型:判斷題

?CD放大器的性能特征有()。?

題型:多項選擇題

現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進位,sum為和,co為向高位的進位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是()。

題型:單項選擇題