OCL功放電路如圖所示,分析電路回答下列問題。
(1)V4、R4、R5在電路中起什么作用?
(2)若要穩(wěn)定電路的輸出電壓,應(yīng)引入何種組態(tài)的負(fù)反饋?試在圖上畫出反饋支路;
(3)若要求電路輸入信號(hào)幅度Uim=140mV時(shí),負(fù)載RL獲得最大不失真輸出功率,則反饋支路中的元件應(yīng)如何取值?設(shè)管子的飽和壓降UUCE(sat)=1V。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時(shí),柵極直流電壓將會(huì)(),漏極直流電流將會(huì)(),輸入電阻將會(huì)()。
?CS放大器中引入源極電阻RS,其作用有()。?
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器,若采樣時(shí)間0.01s,那么它能夠測(cè)量的最大頻率是多少?()
已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。
?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)?()
?MOSFET源極漏極間的長(zhǎng)度L越大,溝道長(zhǎng)度調(diào)制效應(yīng)越明顯。???
當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。
?CD放大器的性能特征有()。?