A.基數
B.權
C.系數
D.不確定
您可能感興趣的試卷
你可能感興趣的試題
A.A+AB=A
B.A+B=B+A
C.AX0=0
D.A+A!*B=A
A.決定事件幾個條件有一個符合，這件事就發(fā)生
B.決定事件幾個條件全部符合，這件事就發(fā)生
C.條件不具備，事件發(fā)生；條件具備，事件不發(fā)生
D.事件和條件相反
A.F=A⊕B
B.F=A+B
C.F=A⊙B
D.F=（A*B）！
A.100100
B.110100
C.100101
D.100110
A.100100
B.100101
C.110100
D.100110
最新試題
?verilogHDL中已經預先定義了的門級原型的符號有（）。
?在使用verilog描述一個二選一的數據選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應的是（）。
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。
?TTL或非門組成的邏輯電路如圖所示，當輸入為以下哪種狀態(tài)時會出現冒險現象？（）
?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
當VGS=0時，能夠導通的MOS管為（）
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
可以通過新增以下哪些類型文件添加ChipScope調試IP核？（）
假設NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時，溝道夾斷點向漏極移動。