問答題

放大電路如圖示,Rb1=8kΩ,Rb2=52kΩ,Rc=8.7kΩ,Re=1.3KΩ,rbb′=300Ω,+VCC=+15V,β=20,UBE=0.7V,電容容量足夠大,求:
⑴靜態(tài)工作點(diǎn);
⑵電壓放大倍數(shù)Au;
⑶輸入電阻Ri和Ro;
⑷若Rs=1kΩ,求Aus;
⑸若Ce開路,求Au。


您可能感興趣的試卷

你可能感興趣的試題

最新試題

在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時(shí),柵極直流電壓將會(),漏極直流電流將會(),輸入電阻將會()。

題型:單項(xiàng)選擇題

在對數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號無效,計(jì)時(shí)使能信號有效的情況下,仿真需運(yùn)行多長時(shí)間?()

題型:單項(xiàng)選擇題

CD放大器因?yàn)樵礃O輸出信號幾乎與柵極輸入信號變化一致,因此被稱為“源極跟隨器”。

題型:判斷題

一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個(gè)插孔在內(nèi)部是連通在一起的。

題型:單項(xiàng)選擇題

當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()

題型:多項(xiàng)選擇題

以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()

題型:單項(xiàng)選擇題

?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。

題型:單項(xiàng)選擇題

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()

題型:多項(xiàng)選擇題

CD放大器具有較()的輸入電阻和較()的輸出電阻。?????

題型:單項(xiàng)選擇題

CG放大器因其輸入電阻過小,因此沒什么用處。

題型:判斷題