A.1
B.2
C.3
D.4
您可能感興趣的試卷
你可能感興趣的試題
A.發(fā)射結(jié)由P指向N
B.集電結(jié)由P指向N
C.發(fā)射結(jié)由N指向P
D.集電結(jié)由N指向P
穩(wěn)壓管穩(wěn)壓電路如圖所示,其中UZ1=6V,UZ2=7V,且具有理想特性。由此可知輸出電壓Uo為()
A.0
B.6V
C.1V
D.7V
A.單向?qū)щ娦?br/>B.頻率特性
C.非線性
D.結(jié)電容隨反偏電壓大小可變的特性
A.UD=0.2V
B.UD=0.5V
C.UD=0.7V
D.IS=0A
最新試題
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時(shí),溝道夾斷點(diǎn)向漏極移動(dòng)。
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz,數(shù)字鐘用來(lái)產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz,若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào),請(qǐng)問(wèn)該計(jì)數(shù)器至少需要多少位?()
可以通過(guò)新增以下哪些類型文件添加ChipScope調(diào)試IP核?()
現(xiàn)在定義了一個(gè)1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個(gè)加數(shù),ci為來(lái)自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義:下面通過(guò)層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是()。
?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象?()
?若某放大器的輸入信號(hào)為電壓信號(hào),輸出信號(hào)為電流信號(hào),則以下描述正確的有()。?
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器,若采樣時(shí)間0.01s,那么它能夠測(cè)量的最大頻率是多少?()
?verilog語(yǔ)法中,間隔符號(hào)主要包括()。
已知某N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。