如圖所示,電路中已知T1、T2均為硅管,UBE1=UBE2=0.7V,RC1=RC2=3.8KΩ,RB1=RB2=1KΩ,RE=5.1KΩ,VCC=1.5V,VEE=-12V,β1=β2=50
試計(jì)算:
(1)靜態(tài)各種點(diǎn)的值;
(2)差模電壓放大倍數(shù)、共模電壓放大倍數(shù)及共模抑制比;
(3)差模輸入電阻、共模輸入電阻及輸出電阻。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
現(xiàn)在定義了一個1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個加數(shù),ci為來自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時定義頂層模塊中的端口信號和中間變量的定義:下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是()。
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?CG放大器的性能描述合理的是()。
以下哪個MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號處理系統(tǒng)的最后一級??()
在對數(shù)字鐘計(jì)時、校時模塊進(jìn)行仿真時,設(shè)秒信號的周期為10ns,若要觀察24時制計(jì)數(shù)是否正確,那么在復(fù)位信號無效,計(jì)時使能信號有效的情況下,仿真需運(yùn)行多長時間?()
?電路如圖所示,如果電容C2開路,則MOSFET的漏極直流電壓將會(),漏極交流電壓將會(),增益將會()。
?CD放大器的性能特征有()。?
?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。
?verilog語法中,間隔符號主要包括()。