單項選擇題CMOS反相器的優(yōu)點是()

A.易飽和和截止
B.易維修
C.功耗小
D.功耗高


您可能感興趣的試卷

你可能感興趣的試題

最新試題

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進行描述assign out1=(sel &b)∣(~sel &a),這條語句對應的是()。

題型:單項選擇題

?若某放大器的輸入信號為電壓信號,輸出信號為電流信號,則以下描述正確的有()。?

題型:多項選擇題

?TTL或非門組成的邏輯電路如圖所示,當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()

題型:單項選擇題

在對數(shù)字鐘計時、校時模塊進行仿真時,設(shè)秒信號的周期為10ns,若要觀察24時制計數(shù)是否正確,那么在復位信號無效,計時使能信號有效的情況下,仿真需運行多長時間?()

題型:單項選擇題

?數(shù)字頻率計設(shè)計中的測頻計數(shù)模塊共有多少個狀態(tài)?()

題型:單項選擇題

?CG放大器的性能描述合理的是()。

題型:單項選擇題

一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。

題型:單項選擇題

?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。

題型:單項選擇題

?verilog語法中,間隔符號主要包括()。

題型:多項選擇題

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()

題型:多項選擇題