問答題
電路如圖所示。
（1）要使電路中引入的反饋為負反饋，開關S應置于（a）還是置于（b）？
（2）這個負反饋屬于何種類型的負反饋？
（3）設電路滿足深度負反饋的條件，電壓放大倍數(shù)AVF大約是多少？
您可能感興趣的試卷
最新試題
可以通過新增以下哪些類型文件添加ChipScope調試IP核？（）
題型：多項選擇題
CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致，因此被稱為“源極跟隨器”。
題型：判斷題
?TTL或非門組成的邏輯電路如圖所示，當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象？（）
題型：單項選擇題
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
題型：單項選擇題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
題型：判斷題
CG放大器因其輸入電阻過小，因此沒什么用處。
題型：判斷題
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
題型：單項選擇題
?verilogHDL的基本結構中通常需要進行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結束方式是（）。
題型：單項選擇題
在對數(shù)字鐘計時、校時模塊進行仿真時，設秒信號的周期為10ns，若要觀察24時制計數(shù)是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）
題型：單項選擇題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：單項選擇題