對(duì)稱差動(dòng)放大電路如圖所示。已知晶體管T1和T2的β=50，并設(shè)UBE（on）=0.7V，rbb=0，rce=∞。
（1）求V1和V2的靜態(tài)集電極電流ICQ、UCQ和晶體管的輸入電阻rb’e。
（2）求雙端輸出時(shí)的差模電壓增益Aud，差模輸入電阻Rid和差模輸出電阻Rod。
（3）若RL接V2集電極的一端改接地時(shí)，求差模電壓增益Aud（單），共模電壓增益Auc和共模抑制比KCMR，任一輸入端輸入的共模輸入電阻Ric，任一輸出端呈現(xiàn)的共模輸出電阻Roc。
（4）確定電路最大輸入共模電壓范圍。
您可能感興趣的試卷
最新試題
CD放大器因?yàn)樵礃O輸出信號(hào)幾乎與柵極輸入信號(hào)變化一致，因此被稱為“源極跟隨器”。
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
可以通過(guò)新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來(lái)自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義：下面通過(guò)層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。
?CS放大器中引入源極電阻RS，其作用有（）。?
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是（）。
CG放大器因其輸入電阻過(guò)小，因此沒(méi)什么用處。
?CD放大器的性能特征有（）。?
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0，D1電平可能分別為（）。