?在使用verilog描述一個二選一的數據選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應的是（）。

?CS放大器中引入源極電阻RS，其作用有（）。?

?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?

?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數字鐘用來產生秒信號的時鐘信號頻率為1Hz，若采用計數器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數器至少需要多少位？（）

現在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調用的方式進行邏輯實現中的表達式正確的是（）。

?verilog語法中，間隔符號主要包括（）。

?CD放大器的性能特征有（）。?

?CG放大器的性能描述合理的是（）。

用作電壓放大器時，CS放大器不合適的參數為（）。?

在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時，柵極直流電壓將會（），漏極直流電流將會（），輸入電阻將會（）。