集成電路技術(shù)綜合練習(xí)章節(jié)練習(xí)(2018.02.16)

來源：考試資料網(wǎng)

1.問答題Cadence公司的EDA產(chǎn)品有哪些功能？

參考答案：系統(tǒng)級設(shè)計、功能驗證、IC綜合及布局布線、模擬混合信號及射頻IC設(shè)計、全制定集成電路設(shè)計、IC物理驗證、PCB設(shè)計和硬件...

2.問答題以N阱CMOS工藝為基礎(chǔ)的BiCMOS工藝有哪些優(yōu)缺點？

參考答案：工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，提高了NPN晶體管的性能；
制作NPN管的N阱將NPN...

3.問答題金屬布線按照在集成電路中的作用可以分為哪些？

互連、接觸、栓塞

4.問答題為了降低系統(tǒng)失配，在版圖設(shè)計時可采取哪些技術(shù)？

參考答案：單元元器件復(fù)制技術(shù)、在元器件周圍增加“啞”單元、要求匹配元器件直接的距離盡量接近并且擺放方向相同...

5.問答題形成SOI材料的主要技術(shù)有哪些？

注氧隔離技術(shù)、鍵合減薄技術(shù)、智能剝離技術(shù)。

6.問答題硅片研磨及清洗后為什么要進行化學(xué)腐蝕？

工序目的：去除表面因加工應(yīng)力而形成的損傷層及污染

7.問答題電學(xué)設(shè)計規(guī)則與幾何設(shè)計規(guī)則的區(qū)別是什么？

參考答案：區(qū)別：手工設(shè)計集成電路或單元中，幾何設(shè)計規(guī)則是圖形編輯的依據(jù)，電學(xué)設(shè)計規(guī)則是分析計算的依據(jù)。VLSI設(shè)計中，幾何設(shè)計規(guī)則...

8.問答題為什么說MOS電容的組成復(fù)雜？

MOS管有多層介質(zhì)：在柵極電極的下面有一層SIO2介質(zhì)SIO2下面是P型襯底，襯底比較厚襯底電極同襯底之間必須是歐姆接觸

9.問答題通過濾波電容進行抗干擾，濾波電容一般加在哪些地方？

電源線上和版圖空余地方

10.問答題為什么晶體管的反向工作狀態(tài)一般不用，尤其是在集成電路中更是如此？

參考答案：由于晶體管的實際結(jié)構(gòu)不對稱，特別是在集成電路中，發(fā)射區(qū)嵌套在基區(qū)內(nèi)，基區(qū)嵌套在集電區(qū)內(nèi)，發(fā)射結(jié)比集電結(jié)小很多反向電流放大...