單項選擇題下列數(shù)組描述中不正確的代碼是()。
A、integer cou [7:0] ;
B、reg bool [16:0] ;
C、integer mat [4:0][0:127] ;
D、reg [8*8:1] carray_value;
您可能感興趣的試卷
最新試題
設計一個順序脈沖。
題型:問答題
使用verilog設計一個七段數(shù)碼管譯碼器。
題型:問答題
設計一個帶使能的3-8譯碼器,使能信號en為高電平時真值表如下。
題型:問答題
編寫一個2選1多路器。(輸入a,b;輸出out;輸出由sl電平控制0是a、1是b)。
題型:問答題
設計一個4位計數(shù)器。
題型:問答題
如下圖,并根據(jù)時間狀態(tài)圖把程序補充完整,clr是清零使能端,高電平有效,脈沖發(fā)生器的輸入輸出均為8位數(shù)據(jù)。
題型:問答題
觸發(fā)器設計程序如下,補全程序。
題型:問答題
設計一個帶復位端且對輸入時鐘clk進行二分頻模塊,設計要求:復位信號為同步、高電平有效,時鐘的下降沿觸發(fā)。
題型:問答題
數(shù)據(jù)選擇器是在多路數(shù)據(jù)傳送過程中,能夠根據(jù)需要將其中任意一路選出來的電路。根據(jù)下表(8選1數(shù)據(jù)選擇器的真值表)編寫Verilog代碼。
題型:問答題
利用賦值語句設計組合邏輯的3‐8譯碼器設計程序如下,補全程序。
題型:問答題