您可能感興趣的試卷
你可能感興趣的試題
請(qǐng)根據(jù)以下兩條語(yǔ)句的執(zhí)行，最后變量A中的值是（）。
reg[7：0]A；
A=2’hFF；
A.8’b0000_0011
B.8’h03
C.8’b1111_1111
D.8’b11111111
A.input P[3:0],Q,R;
B.input P,Q,R[3:0];
C.input P[3:0],Q[3:0],R[3:0];
D.input [3:0] P,[3:0]Q,[0:3]R;
E.input [3:0] P,Q,R;
子系統(tǒng)設(shè)計(jì)優(yōu)化，主要考慮提高資源利用率減少功耗（即面積優(yōu)化），以及提高運(yùn)行速度（即速度優(yōu)化）；指出下列哪些方法是面積優(yōu)化（）。
①流水線設(shè)計(jì)
②資源共享
③邏輯優(yōu)化
④串行化
⑤寄存器配平
⑥關(guān)鍵路徑法
A.①③⑤
B.②③④
C.②⑤⑥
D.①④⑥
最新試題
設(shè)計(jì)一個(gè)有清零、使能、裝載功能的四位十進(jìn)制減1計(jì)數(shù)器。清零低有效，使能、裝載高有效。功能優(yōu)先級(jí)為清零>裝載>使能。
設(shè)計(jì)一個(gè)3‐8譯碼器。
補(bǔ)充完整下面D觸發(fā)器的程序代碼。
使用case語(yǔ)句實(shí)現(xiàn)四選一多路選擇器。
利用賦值語(yǔ)句設(shè)計(jì)組合邏輯的3‐8譯碼器設(shè)計(jì)程序如下，補(bǔ)全程序。
設(shè)計(jì)一個(gè)順序脈沖。
四位全加器程序如下，補(bǔ)全程序。
設(shè)計(jì)一個(gè)觸發(fā)器。
使用verilog設(shè)計(jì)一個(gè)七段數(shù)碼管譯碼器。
設(shè)計(jì)一個(gè)四位全加器。